產(chǎn)品中心
0
淺談開(kāi)關(guān)電源EMI優(yōu)化設(shè)計(jì)-傳導(dǎo)篇
時(shí)間:2024-11-29
來(lái)源: SCT芯洲科技
本文深入探討了開(kāi)關(guān)電源中傳導(dǎo)電磁干擾（EMI）問(wèn)題的成因及其對(duì)系統(tǒng)性能的影響。通過(guò)合理的優(yōu)化設(shè)計(jì)方法，如使用差模和共模濾波器、優(yōu)化PCB布局等手段來(lái)有效減少干擾，幫助工程師們構(gòu)建更高效、更可靠的電源解決方案。
電磁干擾（EMI）在各個(gè)應(yīng)用領(lǐng)域中都干擾著系統(tǒng)的穩(wěn)定性和信號(hào)的完好性，既然無(wú)法避免，那如何更多地從設(shè)計(jì)的角度解決問(wèn)題是關(guān)鍵，下面我們來(lái)分析開(kāi)關(guān)電源中常見(jiàn)的幾種EMI問(wèn)題。
圖1 傳導(dǎo)EMI測(cè)試圖解
如圖所示在傳導(dǎo)發(fā)射測(cè)試中干擾信號(hào)由LISN感應(yīng)，由此我們可以根據(jù)LISN進(jìn)行差模（DM）和共模（CM）干擾模型的建立。以BUCK電路為例。
圖2 Buck電路中的斷續(xù)電流/電壓
對(duì)于圖2使用電流源替代開(kāi)關(guān)管，使用電壓源替代SW電壓。其中IS波形與HIS 相同，VS波形與VSW相同。
圖3 Buck電路等效差模電路
使用疊加原理進(jìn)行化簡(jiǎn)，分別將電壓源短路和電流源斷路。
圖4 疊加原理分解后差模等效電路
由圖4可知差模干擾能被LISN感知的主要集中在IS通路中同時(shí)在高頻交流干擾，0.1uF可以等效為短路，則BUCK電路差模模型可簡(jiǎn)化為下圖。
圖5 簡(jiǎn)化后BUCK差模干擾等效電路
由此可知差模干擾主要由IS引起。IS 與開(kāi)關(guān)管電流波形相同。差模干擾主要由輸入回路中電流變化（di/dt）所產(chǎn)生。
同理進(jìn)行共模模型的簡(jiǎn)化，共模干擾主要由寄生電容和機(jī)殼、銅皮組成的回路進(jìn)行傳遞。所以引入SW到大地的寄生電容CP，輸出到大地寄生電容CPO。同時(shí)共模干擾為輸入線(xiàn)徑中相同分量，所以將Cf和CIN等效為短路，最終如下圖所示。
圖6 Buck電路等效共模電路
同樣進(jìn)行疊加原理
圖7 疊加原理分解后共模等效電路
繼續(xù)簡(jiǎn)化可得下圖
圖8 簡(jiǎn)化后BUCK共模等效電路
由此可知共模干擾主要由VS引起，VS 與SW波形相同，則共模干擾主要由SW處電壓變化（dv/dt）所產(chǎn)生。
點(diǎn)擊閱讀全文：技術(shù)文章 | 第十八篇：淺談開(kāi)關(guān)電源EMI優(yōu)化設(shè)計(jì)-傳導(dǎo)篇
